IBM CAS Projekt: Improved Testing of VLSI Chips with Power Constraints
Die Schaltaktivität und damit die Verlustleistung einer Schaltung ist während des Test wesentlich erhöht und deren Einflüsse auf Testzeit, Testzuverlässigkeit sowie Produktzuverlässigkeit berücksichtigt werden muss. Im Rahmen dieses Projekts werden neue Methoden zur Test Planung zur Verwendung mit Clock Gating und Power Gating untersucht.
10.2005 - 12.2009, IBM CAS-Projekt
Weitere Informationen erhalten Sie auf unserer englischen Seite.
Hans-Joachim Wunderlich
Prof. Dr. rer. nat. habil.Forschungsgruppe Rechnerarchitektur,
im Ruhestand