VIVA / LEISTE

VIVA: Leistungs- und Energiebeschränkung im Selbsttest

Was bedeutet VIVA?

Die mit dem Einsatz komplexer Daten- und Signalverarbeitungssysteme einhergehende hohe Leistungsaufnahme wird in vielen informationstechnischen Anwendungen - insbesondere mit mobilen bzw. portablen Geräten - zu einem zentralen Problem. Ziel des Schwerpunktprogrammes ist deshalb die Erarbeitung von Grundlagen und Verfahren zur verlustarmen Informationsverarbeitung, wobei durchgängig alle Ebenen des Entwurfsprozesses (Systemkonzept, Algorithmenentwurf, Architektur, Arithmetik, Schaltungsprimitive und Bauelemente) berücksichtigt werden sollen. Weiterhin soll die Leistungsfähigkeit verlustarmer Informationsverarbeitung exemplarisch in ausgewählten Anwendungsbeispielen nachgewiesen werden. Verlustleistungsoptimale Schaltkreise besitzen ein erhebliches Anwendungspotential im Bereich hochkomplexer Signalverarbeitung, insbesondere in mobilen und portablen Anwendungen, und werden in zunehmendem Maße eine wichtige Rolle in potentiell profitablen Marktsegmenten spielen. Im Schwerpunktprogramm sollen die Erkenntnisse verschiedener Disziplinen zusammengeführt und für die Erforschung gemeinsamer Fragestellungen nutzbar gemacht werden; die Bildung interdisziplinärer Kooperationen und Verbünde ist daher besonders erwünscht.

Projekt: Leistungs- und Energiebeschränkung im Selbsttest

03.2003 - 10.2005, DFG-Projekt: WU 245/2-2

Selbsttestverfahren sind in jüngster Zeit zur dominierenden Testmethode für komplexe mikroelektronische Systeme geworden. Die neue Technologie des "Core-based Design" integriert vollständige Systeme auf einem Chip und zwingt Entwerfer und Vertreiber der Megazellen zumeist, Selbsttestverfahren einzusetzen. Im Vergleich zum Normalbetrieb ist die Verlustleistung bei der Ausführung des Selbsttests ein Vielfaches größer, weil hier alle Teile des Systems möglichst häufig und möglichst schnell schalten, während man bei einem verlustarmen Systembetrieb möglichst große Bereiche der Schaltung stillegt. Da wesentliche Teile des Systems wie Stromversorgung und Gehäuse entsprechend der Spitzenleistung ausgelegt werden müssen, beschränkt die Verlustleistung im Selbsttest das Optimierungspotential sogenannter "Low Power"-Entwürfe. Bei mobilen Anwendungen kommt noch hinzu, daß der Test relativ häufig wiederholt wird, und mit dem daraus folgenden hohen Energieverbrauch auch die Lebenszeit der Batterie verkürzt. Ziel des Projekts ist deshalb die Entwicklung von Methoden für den Selbsttest digitaler Systeme, mit denen Verlustleistung und Energieverbrauch während des Tests beschränkt werden können, ohne die Testzeit wesentlich zu verlängern oder die Defekterfassung zu beeinträchtigen. Hierzu sind Arbeiten auf allen Ebenen des Schaltungsentwurfs erforderlich. Die Arbeiten werden von den Firmen Ericsson, Hewlett Packard und LogicVision unterstützt, so dass er erforderliche Zugang zur aktuellen Technologie und die praktische Anwendbarkeit der zu entwickelnden Methoden gesichert sind.

 

Fig.: Software-based self-test (SBST)

Journale und Tagungsberichte

  1. 2006

    1. Software-Based Self-Test of Processors under Power Constraints. Jun Zhou and Hans-Joachim Wunderlich. In Proceedings of the 9th Conference on Design, Automation and Test in Europe (DATE’06), Munich, Germany, 2006, pp. 430--436. DOI: https://doi.org/10.1109/DATE.2006.243798

Workshopbeiträge

  1. 2006

    1. Software-basierender Selbsttest von Prozessoren bei beschränkter Verlustleistung. Jun Zhou and Hans-Joachim Wunderlich. In 18th ITG/GI/GMM Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen” (TuZ’06), Titisee, Germany, 2006, pp. 95--100.
  2. 2005

    1. Software-basierender Selbsttest von Prozessorkernen unter Verlustleistungsbeschränkung. Jun Zhou and Hans-Joachim Wunderlich. In INFORMATIK 2005 - Informatik LIVE! Band 1, Beiträge der 35. Jahrestagung der Gesellschaft für Informatik e.V. (GI), Bonn, Germany, 2005, pp. 441--441.
  3. 2002

    1. Power Conscious BIST Approaches. Arnaud Virazel and Hans-Joachim Wunderlich. In 3. VIVA Schwerpunkt-Kolloquium, Chemnitz, Germany, 2002, pp. 128--135.
Dieses Bild zeigt Wunderlich (i.R.)
Prof. Dr. rer. nat. habil.

Hans-Joachim Wunderlich (i.R.)

Leitung der Forschungsgruppe Rechnerarchitektur

Zum Seitenanfang