Erzeugung pseudoerschöpfender Testmuster für große Schaltnetze
Pseudo-Exhaustive Test Pattern Generation for Big Circuits

• Diplomarbeit Nummer: 2577
• Bearbeiter: Diana Taut
• Betreuer: Michael Imhof ( Email: michael.imhof@informatik.uni-stuttgart.de)
• Start: 15.01.2007
• Ende: 03.09.2007

Um die Zuverlässigkeit von Schaltnetzen zu ermöglichen, müssen diese entsprechend getestet werden. Das Problem dabei ist, dass Schaltnetze immer größer werden. Mit der Zunahme von Eingängen der Schaltung nimmt auch die Anzahl und die Größe der Testmuster zu.
Die Schaltungen werden aber nicht nur größer, sie werde auch immer schneller, d.h. die Kegellänge nimmt ab. Als Kegel wird der Teil der Schaltung bezeichnet, der alle Eingänge enthält, die für den jeweiligen Ausgang relevant sind. Im Normalfall gibt es sehr viele relativ kleine Kegel, die von gleicher Größe sind. Daraus entsteht der Vorteil, dass man diese dann pseudoerschöpfend aufzählen kann.
Durch das Anwenden des pseudoerschöpfenden Testens auf die Schaltungen soll ermöglicht werden, dass man alle kombinatorischen Fehlfunktionen in einem Kegel erreicht.
Ziel dieser Arbeit ist, dafür ein Algorithmus zu entwickeln, durch welchen in Abhängigkeit von der maximalen Kegelgröße und dem maximalen Grad für das Mustergeneratorpolynom möglichst viele Kegel erschöpfend getestet werden können. Erwartungsgemäß gibt es auch sehr große Kegel, für die man keine vollständige Fehlererfassung erreichen kann. Für die übrig bleibenden Fehler sollten dann Muster mit einer minimierten Anzahl an spezifizierten Bits erzeugt werden.

Im Einzelnen umfasst diese Arbeit folgende Schritte:

• Die Einarbeitung in das Thema.
• Die Untersuchung von Schaltungen hinsichtlich ihrer Kegelgrößen.
• Das Finden eines Generatorpolynoms zur Aufzählung eines Kegels, sowie das Finden einer äquivalenten Menge mehrerer Generatorpolynome mit kleinerem Grad. Hierbei soll eine Überdeckung durch eine optimierte Polynomzahl erreicht werden (wenige Polynome mit hoher Überdeckung).
• Die Entwicklung und Implementierung des Algorithmus in Abhängigkeit von den unter 2. und 3. festgelegten Maximalgrößen, sowie die Evaluation der entwickelten Lösung mittels Fehlersimulation.
• Den Vergleich der Fehlererfassung aus 4. mit der eines LFSRs höheren Grades bei gleicher Musteranzahl.
• Die Generierung von deterministischen Mustern mit einer minimierten Anzahl spezifizierter Bits für vom implementierten Verfahren nicht überdeckte Fehler mittels eines konventionellen Mustergenerators (ATPG).
• Optional:
  Falls unter 6. ebenfalls keine vollständige Fehlererfassung erreicht wurde, sollen Muster mit maximal 2n spezifizierten Bits (n = Grad des Generatorpolynoms) gefunden und als Startwert/Polynom-Paar kodiert werden, die bisher nicht erfasste Fehler überdecken. Diese Muster können bei entsprechender Wahl des Startwerts (n Bit) und des Polynoms (n Bit) mittels eines linear rückgekoppelten Schieberegisters erzeugt werden.