Zur Webseite der Uni Stuttgart

Synthese von robuster rekonfigurierbarer Chip-Infrastruktur

Aktuelle hochintegrierte Schaltungen können nicht mehr ohne spezielle auf dem Chip integrierte Infrastruktur (z.B. Instrumente, Sensoren, Steuer- und Statusregister) hergestellt und zuverlässig betrieben werden. Auf diese Infrastruktur muss nicht nur während der Fertigung, sondern auch danach beim Debugging, bei Wartungsupdates im Feld oder bei der Diagnose von defekten Rückläufern zugegriffen werden.

Für den effizienten Zugriff auf diese Infrastruktur wurden flexible Rekonfigurierbare Schiebe-Netze (RSNs) vorgeschlagen und im IEEE Standard 1687 normiert. Treten jedoch Defekte in solchen RSN auf, so kann auf einen Teil oder sogar alle angeschlossenen Instrumente nicht mehr zugegriffen werden. Damit ist u.a. auch eine Fehleranalyse des Systems nicht mehr möglich.

In dieser Arbeit soll ein Syntheseverfahren für robuste RSNs entwickelt werden. Dabei soll ein robustes RSN so konstruiert sein, dass Defekte den Zugriff auf Instrumente nur minimal beschränken, und der Zugriff auf die meisten Instrumente fehlerfrei möglich bleibt. Ausgehend von einem gegebenen RSN als Graphen sollen redundante Strukturen hinzugefügt werden, so dass die Robustheit gewährleistet ist.

Dies umfasst:

  • Überlegungen zu sinnvollen Fehlermodellen in RSNs: Einfache Haftfehler im Modell auf Gatter- oder Registertransferebene, oder noch höhere Abstraktion (z. B. beliebiger Fehler im Eingangskegel eines RSN-Elements)
  • Bestimmung der Instrumente im RSN, auf welche der Zugriff durch Fehler beeinträchtigt werden kann (Graph-Analyse, formale Methoden)
  • Bestimmung einer minimalen Menge von Redundanzen im RSN, die nötig sind, um robusten Zugriff zu gewährleisten
  • Evaluierung der Kosten (Flächenzuwachs)

Die Arbeit kann auf Deutsch oder Englisch durchgeführt werden. Als Bachelor-Arbeit  wird der Umfang der Arbeit reduziert.

Voraussetzungen:

  • Programmierkenntnisse in C++
  • Grundkenntnisse von Hardware und Hardware-Test
  • Grundkenntnisse formaler Methoden (z.B. SAT-Solver)

Kontakt