Zur Webseite der Uni Stuttgart

Adan Kohler

Name:

Dipl.-Inf. Adan Kohler

Adresse:

Institut für Technische Informatik

Abteilung Eingebettete Systeme

Pfaffenwaldring 5b

D-70569 Stuttgart

Germany

Telefon:

+49 711 685 88 400

Telefax:

+49 711 685 88 287

E-Mail:

adan.kohler(at)informatik.uni-stuttgart.de

Raum:

FZI 01.002


Projekt:

Teilprojekt "Simulation hardware/software modelling and interfacing for NoC MPSoC Computers" innerhalb des Clusters "Simulation Technology" (SimTech)

 

 

Forschungsinteressen:

  • Many-Core Architekturen mit integrierten Verbindungsnetzwerken ("Network-on-Chip", NoC)
  • Schnittstellen (APIs) für NoC-gestütze Many-Core Architekturen
  • Kommunikationsoptimierung für High-Performance-Computing Anwendungen
  • Fehlertoleranz in NoCs
  • Modellierung und effiziente Simulation von NoCs

 

Veröffentlichungen:

  • M. Radetzki und A. Kohler, "Cost-based Deflection Routing for Intelligent NoC Switches," in Conti, M.; Orcioni, S.; Martinez Madrid, N.; Seepold, R.E.D. (Eds.): Solutions on Embedded Systems, Lecture Notes in Electrical Engineering, vol. 81, Springer, 2011, pp. 77-90.

  • G. Schley, M. Radetzki und A. Kohler, "Degradability Enabled Routing for Network-on-Chip Switches," it - Information Technology, vol. 52, no. 4, August 2010, pp. 201-208.

  • A. Kohler, G. Schley und M. Radetzki, "Fault Tolerant Network on Chip Switching With Graceful Performance Degradation," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 29, no. 6, Juni 2010, pp. 883-896.

  • A. Kohler und M. Radetzki, "A SystemC TLM2 Model of Communication in Wormhole Switched Networks-on-Chip," in Proc. 12th Forum on Specification and Design Languages (FDL), Sophia Antipolis, Frankreich, 22.-24. September 2009.

  • A. Kohler und M. Radetzki, "Degradierbare Switches für fehlertolerante Networks-on-Chip," in 3. GMM/GI/ITG-Fachtagung Zuverlässigkeit und Entwurf (ZuE), Stuttgart, Deutschland, 21.-23. September 2009.

  • M. Radetzki und A. Kohler, "An Intelligent Deflection Router for Networks-on-Chip," in Proc. 7th Workshop on Intelligent Solutions in Embedded Systems (WISES), Ancona, Italien, Juni 2009.

  • A. Kohler und M. Radetzki, "Fault-Tolerant Architecture and Deflection Routing for Degradable NoC Switches," in Proc. 3rd ACM/IEEE International Symposium on Networks-on-Chip (NOCS), San Diego, CA, USA, 10.-13. Mai 2009 (Akzeptanzrate 18%), pp. 22-31.

  • A. Kohler und M. Radetzki, "Modellierung und Simulation von Networks-on-Chip mit OSCI TLM2," in 12. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Berlin, Deutschland, 2.-4. März 2009, pp. 207-216.

 

Lehre:

 

Abschlussarbeiten (Master-, Bachelor-, Diplom- und Studienarbeiten)

Bitte besuchen Sie unsere Abteilungsseite mit Abschlussarbeiten.